什么是半减法器：工作及其应用，K-MAP，使用与非门的电路

为了处理从一个点到另一个点的光或声音等信息，我们可以通过以模拟信号的形式提供适当的输入来使用模拟电路。 在这个过程中，输入模拟信号有可能会拾取噪声，这可能会导致输出信号的损失，这意味着我们在输入电平处理的输入不等于输出级。 为了，克服这些数字电路的实现。 数字电路可以用逻辑门设计。 逻辑门是一种电子电路，它根据其输入执行逻辑运算，并仅给出一个位的输出，低（逻辑 0 = 零电压）或高（逻辑 1 = 高电压）。 组合电路可以设计一个以上的逻辑门。 这些电路快速且与时间无关，在输入和输出之间没有反馈。 组合电路可用于算术和布尔运算。 组合电路的最佳示例包括半加器、全加器、半减法器、全减法器、多路复用器、解复用器、编码器和解码器。什么是半减法器？ 如上所述的半减法器是一个组合电路，顾名思义用于从输入中减去两位。 这里减法器的输出完全依赖于当前的输入，而不依赖于之前的阶段。 半减法器的输出是差值和手推车。 它类似于算术减法，其中如果被减数大于被减数，我们将借用 B = 1，否则借用将保持为零 B = 0。 为了更好地理解它，让我们进入下面显示的真值表。 half-subtractor-block-diagram真值表半减法器真值表根据在输入阶段应用的输入显示输出值。 真值表分为两部分。 左边部分表示输入级，右边部分表示输出级。在数字电路中，输入0和输入1表示逻辑低和逻辑高。 根据配置，逻辑低表示零电压，逻辑高表示高电压（如 5V、7V、12V 等）。 Inputs OutputsInput – AInput – BDifference -DBarrow – B 000010 1001111100Truth Table ExplanationWhen 输入 A 和 B 为零，半减法器 D 和 B 的输出也为零。当输入 A 为高且 B 为零时，差异为高，即 1 和巴罗为零当输入A为零，输入B为高时，则D和B的输出分别为高。当两个输入都为高时，半减法器的输出都为零。 从上面的真值表，我们可以找出差值 (D) 和 Barrow (B) 的方程式。差值-D 的方程式：当输入 A=1、B=0 和 A=0、B=1 时，差值是高的。 从这个陈述 D = AB'+A'B = A⊕B。 根据 D 方程，它表示 Ex-or 门。 D=A⊕BE 用于 Barrow-B 的方程： Barro 仅在输入 A 为低且 B 为高时为高。 从这一点来看，Barrow B 的方程将是， B= A'BB=A'B 从上面的差分和 Barrow 方程，我们可以使用 K -MapK 设计半减法电路图 – MapKarnaugh 图简化了布尔代数表达式对于半减法器电路。 这是查找任何电路的布尔代数方程的官方方法。 让我们使用 K-map.K-Map for Difference (D) 和 Barrow (B) 求解半减法电路的布尔表达式K-map for Difference (D) 和 Barrow (B) 根据 K-map 第一个蕴涵是 A'B，第二个蕴涵是 AB'。当我们简化这两个蕴涵方程时，将得到 DD 的差分的简化方程=A'B+AB'那么，D=A⊕B。 这个等式只是简单地表示异或门。要找到手推车 B 的简化布尔表达式，我们需要遵循与差分 D 相同的过程。因此，B=A'B.Half Subtractor using NAND GatesNAND 门和或非门被称为通用门。 在这里，与非门被称为通用门，因为我们可以使用 n 个与非门的组合来设计任何类型的数字电路。 由于这种特殊性，与非门被称为通用门。 现在，我们使用与非门设计半减法器电路。用与非门实现的半减法器我们可以设计具有五个与非门的半减法器电路。将 A 和 B 作为与非门第一级的输入，其输出再次作为一个输入连接到第二个与非门以及第三个与非门。根据它们的输入，它给出输出，在与非门的最后阶段，差分输出 D 和巴罗输出 B 将在它们的输出处。最终的差分 D 输出方程为 D = A ⊕B 和 barrow B 方程为 B=A'B。通过使用不同的与非门组合来构造半减法器，差分和 barrow 的最终方程将仅为 D= A⊕B 和 B=A'B。半减法器有这些减法器的各种应用。 实际上，它们很容易分析。 其中一些列如下。要减去列中最小位置的数字，这些减法器是首选。处理器中存在的算术和逻辑单元 (ALU) 更喜欢用这个单元进行减法。为了最大限度地减少声音的失真这些被使用。根据所需的操作，半减法器具有增加或减少运算符数量的能力。半减法器用于放大器。在传输音频信号时，这些用于避免失真。因此，这就是全部半减法电路。 在实时条件下，使用半减法器无法减去多个位。 这个缺点可以通过使用完整的 Subtractor 来克服。

留言 

邮件列表